【Day3】3Dデバイスがもたらす元素の増加とHigh-NA EUVにおける「15kV計測」の提案｜Lithography Workshop 2026レポート

3日目は、デバイス構造が2Dから3Dへシフトすることによるマテリアル（材料）の劇的な変化と、10nm以下の極微細領域における計測メトロロジーの限界を突破する最新報告をお届けします 。

【プレナリー】3D化による材料のチャレンジと新型レジストの台頭

Advanced Lithographyに向けたマテリアル（材料）の課題が議論されました 。デバイス構造が3D化するにつれ、プロセスは一気に複雑化しています 。
使用元素の激増： プロセスで用いられる元素が従来の10元素から一きに60元素へと増加 。そのため、レジストに用いる元素の選定にも極めて高い注意が必要となる 。
ALD（原子層堆積）の重要性： 3D構造において最重要ツールとなるのがALDです 。発表内では、「3Dデバイスに均一にALDすることは、グランドキャニオンに均一に雪を1層積もらせるのと同義」という非常にユニークで分かりやすいロジックでその難易度が表現されました 。
今後の注目材料： 今後はレジストの解像度と厚みにも着目すべきであり、「Hybrid Molecule Layer Deposition Resist（ハイブリッド分子層堆積レジスト）」が大きな注目を集めていく見込みです 。

【imec】高加速電圧「15kV」によるHigh-NA EUV計測の解像度ブレイクスルー

High-NA EUVが18nm・16nmピッチという優れたパターニング性能を示す一方、10nm以下の寸法では既存メトロロジーの解像度限界が大きな障壁となっていました 。これに対し、imecから革新的な計測条件が提案されました 。
15kVへの高加速電圧化： 従来は使用されてこなかった「15kV」に加速電圧を向上させることで、分解能と視認性が劇的に向上 。
レジストシュリンクの抑制： 15kVであれば電子線がレジスト層を突き抜けるため、電子線の影響（レジストの縮み）を最小限に低減することが可能 。
LCDU（局所線幅ばらつき）への影響： 面内計測結果を評価したところ、従来の500V条件と比較しても大きな差は見られず、実用性の高さが示されました 。