【Day1】High-NA EUVのスティッチング技術とAIが変えるOPC｜Lithography Workshop 2026レポート
6ycbxd4e
2026年6月22日〜25日にかけて 、アリゾナ州の「Hilton Sedona Resort at Bell Rock」で開催された「Lithography Workshop 2026」 。 4つのプレナリーセッションと11のカテゴリーで行われた発表の中から 、初日に特に筆者が注目した「計測関係」の最先端トピックスをプロの視点でダイジェスト解説します 。
【プレナリー】AIが加速させるOPCからPPCへの進化
半導体マーケットは2021年の590B$/年から、2030年には1Trillion $/年へと続伸する予測が示されました 。その背景を支えるのがAIです 。
- デバイス構造の進化： DRAM、NAND、Logicのすべてにおいて構造変化が進む 。
- 今後の課題： 構造の複雑化に伴いOPCの重要性はさらに増し、さらなるTAT（ターンアラウンドタイム）の高速化が最重要視されていく 。
【imec】光学リソグラフィからEUV、そしてHigh-NAへの転換
過去30年以上、量産の主役だった光学リソグラフィ 。k1低減による複雑化や歩留まり低下に悩まされた業界は単一パターニングへの回帰を望んでいました 。2020年前後のEUV（13.5nm）への移行は最大の転換点でしたが 、EUVの寿命延伸にはさらなる工夫が必要。
💡 ここがポイント
コスト低減の鍵はHigh-NA EUV自体は非常に高価ですが、High-NA EUVを採用することでDP（ダブルパターニング）プロセスを排除できるため、結果としてトータルコストの低減が可能になるという見解が示されました 。
【ASML】High-NA EUVの壁を破る「2つのスティッチング方式」
High-NA EUVでは光学系の制約から露光フィールドが縦方向に半分になり 、同一ダイ内での「in-die スティッチング」が必須となります 。これに対し、ASMLは実務的な2つのアプローチを提示しました 。
(1) Block-and-route stitching： クリティカルな回路を避け、空き領域やダミー領域を迂回させる設計・露光を組み合わせた実務的な方式
(2) Feature stitching： 24nmピッチのラインなど、実際のパターンを直接つなぐ方式 。高精度な画像輪郭抽出や広視野計測が必須
スティッチ境界では線幅（CD）変動やコントラスト低下が懸念されるため、今後のオーバーレイ管理の重要性が改めて浮き彫りになっています 。
【IBM/Fractilia】EUV世代のストカスティックエラー評価
EUV世代において、未解像コンタクトホールの検出などストカスティックエラーの評価・計測はますます重要になっています 。今回は2台のCD-SEMを用いて異なるピクセルサイズでの計測比較が行われました 。
🧐 筆者の考察・視点
比較対象となったFractiliaのツールでのアウトプットが、同一ピクセルサイズでも異なっていました 。これは2台の装置で画像が異なっていることを示唆しており、装置間のマッチング（機差修正）ができていない状態での計測値比較になってしまっていた点が非常に残念であり、今後の業界の課題と言えます 。
